# IN THE U.S. PATENT AND TRADEMARK OFFICE

In re application of: Tsutomu SASAKI

n 7 m

Conf.:

Appl. No.:

Group:

Filed:

July 14, 2003

Examiner:

Title:

MULTI-PHASE CLOCK GENERATION CIRCUIT

# CLAIM TO PRIORITY

Assistant Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

July 14, 2003

Sir:

Applicant(s) herewith claim(s) the benefit of the priority filing date of the following application(s) for the above-entitled U.S. application under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55:

Country

Application No.

Filed

JAPAN

2002-211637

July 19, 2002

Certified copy(ies) of the above-noted application(s) is(are) attached hereto.

Respectfully submitted,

YOUNG & THOMPSON

Benoit Castel, Reg. No. 35,041

Benoît Castel

745 South 23<sup>rd</sup> Street Arlington, VA 22202 Telephone (703) 521-2297

BC/yr

Attachment(s): 1 Certified Copy(ies)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月19日

出 願 番 号

Application Number:

特願2002-211637

[ ST.10/C ]:

[JP2002-211637]

出願人 Applicant(s):

日本電気株式会社

2003年 6月 2日

特許庁長官 Commissioner, Japan Patent Office



# 特2002-211637

【書類名】

特許願

【整理番号】

40410693PY

【あて先】

特許庁長官殿

【国際特許分類】

G06F 1/04

G06F 1/06

H03K 5/15

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

佐々木 努

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100083987

【弁理士】

【氏名又は名称】 山内 梅雄

【手数料の表示】

【予納台帳番号】 016252

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9006535

【プルーフの要否】 要

#### 【書類名】 明細書

【発明の名称】 多相クロック生成回路

# 【特許請求の範囲】

【請求項1】 同一周波数でそれぞれ異なった位相からなる基準となる周波数で2のn乗通りの基準クロック信号を発生する基準クロック信号発生手段と、

この基準クロック信号発生手段の発生した任意の基準クロック信号を入力し、 これをそれぞれ2分周して位相の180°異なるクロック信号を生成する第1の 分周手段と、

この第1の分周手段の分周後のクロック信号と前記基準クロック信号発生手段 の発生した基準クロックを1つずつ入力してそれらの一方を選択する第1のクロック選択手段と、

前段のクロック選択手段の選択したクロック信号を入力し、それぞれ2分周して位相の180°異なるクロック信号を生成する第2~第nの分周手段と、

第2~第nの分周手段のうち該当するものの分周後のクロック信号と前記基準 クロック信号発生手段の発生した基準クロックを1つずつ入力してそれらの一方 を選択する第2~第nのクロック選択手段と、

これら第1~第nのクロック選択手段の選択を制御して第nのクロック選択手段から選択されて出力されるクロック信号の分周数を設定するクロック選択手段制御手段

とを具備することを特徴とする多相クロック生成回路。

【請求項2】 同一周波数でそれぞれ異なった位相からなる基準となる周波数で2のn乗通りの基準クロック信号を発生する基準クロック信号発生手段と、

この基準クロック信号発生手段の発生した任意の基準クロック信号を入力し、 これを2分周したクロック信号を生成する初段分周手段と、

この初段分周手段の分周したクロック信号を入力し、これをそれぞれ2分周して位相の180°異なるクロック信号を生成する第1の分周手段と、

この第1の分周手段の分周後のクロック信号と前記基準クロック信号発生手段 の発生した基準クロックを1つずつ入力してそれらの一方を選択する第1のクロック選択手段と、 前段のクロック選択手段の選択したクロック信号を入力し、それぞれ2分周して位相の180°異なるクロック信号を生成する第2~第nの分周手段と、

第2~第nの分周手段のうち該当するものの分周後のクロック信号と前記基準 クロック信号発生手段の発生した基準クロックを1つずつ入力してそれらの一方 を選択する第2~第nのクロック選択手段と、

これら第1~第nのクロック選択手段の選択を制御して第nのクロック選択手段から選択されて出力されるクロック信号の分周数を設定するクロック選択手段制御手段

とを具備することを特徴とする多相クロック生成回路。

【請求項3】 前記第1~第nの分周手段はD型フリップフロップ回路とインバータによって構成されていることを特徴とする請求項1または請求項2記載の多相クロック生成回路。

【請求項4】 前記分周手段を構成する複数のD型フリップフロップ回路のうちのいずれか所定のD型フリップフロップ回路の出力データとしてのクロック信号を、この所定のD型フリップフロップ回路に入力しているクロックと同一のクロックで再度この分周手段を構成する他のD型フリップフロップ回路で取り込み直すように回路が構成されていることを特徴とする請求項3記載の多相クロック生成回路。

【請求項5】 前記クロック選択手段制御手段が設定した分周数に応じて未使用となった前記分周手段に入力する少なくとも一部のクロックを遮断するクロック遮断手段を具備することを特徴とする請求項1または請求項2記載の多相クロック生成回路。

【請求項6】 前記初段分周手段はD型フリップフロップ回路とインバータ によって構成されていることを特徴とする請求項2記載の多相クロック生成回路

【請求項7】 前記基準クロック信号発生手段はPLL回路によって構成されていることを特徴とする請求項1または請求項2記載の多相クロック生成回路

【請求項8】 前記第1の分周手段の入力する基準クロック信号を任意に選

択する基準クロック信号選択手段を具備することを特徴とする請求項1または請求項2記載の多相クロック生成回路。

【請求項9】 前記初段分周手段の入力する基準クロック信号を任意に選択する基準クロック信号選択手段を具備することを特徴とする請求項6記載の多相クロック生成回路。

### 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は多相クロック信号を生成する多相クロック生成回路に係わり、特に多相クロック信号をクロック信号を分周して生成する多相クロック生成回路に関する。

[0002]

### 【従来の技術】

近年のインターネットや各種通信ネットワークの普及に伴って、通信量が爆発的に増加している。膨大な情報量に対応するために、これらの情報を処理するルータやサーバ等の通信装置は、それらを構成する半導体素子あるいは半導体装置(チップ)間あるいは筐体間で大容量の通信が要求されている。このような大容量の通信を実現するためには、通信用LSI(Large Scale Integrated circuit:大規模集積回路)における1チャネル当たりの伝送速度を、マルチギガビット相当に高速化した高速シリアル伝送の技術が使用されている。

[0003]

このような高速シリアル伝送を行う通信用LSIには、通常の場合、CDR(Clock Data Recovery)回路と呼ばれるクロック信号のリカバリのための回路が搭載されており、これを用いてリカバリを行うようになっている。クロックデータのリカバリを実行するためには、受信データからそのデータに同期したクロックを抽出し、データをリタイミングする必要がある。このためCDR回路では位相が複数に変化した多相クロック信号を予め用意しておくことが必要となる。従来からこのような多相クロック信号はPLL(Phase Locked Loop)回路を使用して生成している。

[0004]

図12は、PLL回路の概要を表わしたものである。PLL回路101は、基準クロック信号104と、1/N分周回路105の分周出力106を入力してこれらの位相を比較する位相比較回路107と、この位相比較回路107の比較結果108に応じて1/N分周回路105への出力信号109の周波数を変化させる電圧制御発振器(VCO(Voltage Controlled Oscillator))110とから原理的に構成されている。位相比較回路107の比較結果108としての位相差がなくなった状態で周波数が安定し、基準クロック信号104の周波数のN倍となる。

[0005]

このPLL回路101から出力される多相クロック信号112をクロックリカバリ回路113に供給するようになっている。

[0006]

ところで、高速伝送用の通信用LSIでは、シリアルデータの伝送レートを伝送距離や適応装置の状態に応じて切り替えるようにしたものがある。たとえば高速シリアルデータ伝送回路の動作周波数は、625MHz(メガヘルツ)、1.25GHz(ギガヘルツ)、2.5GHzといったように非常に広範囲にわたって切り替えるようにしたものがある。このような様々な要求の伝送レートに対応させるためには、図12に示した多相クロック信号112の動作周波数の変化に応じて電圧制御発振器110の発振周波数を変化させる必要がある。この場合に、多相クロック信号112が前記した例で示したように超高速で動作周波数の変化幅が広範囲になると、安定した性能を得るためのPLL回路101の設計、特に電圧制御発振器110の設計が非常に困難になるといった問題があった。

[0007]

図13は、このような問題を解決するものとして提案された多相クロック生成 回路の概要を表わしたものである。この図13で図12と同一部分には同一の符 号を付しており、これらの説明を適宜省略する。この提案の多相クロック生成回路121は、図12に示したPLL回路101の出力123を多相クロック分周 回路124に入力して分周し、多相クロック信号125を作成して、これをクロ

ックリカバリ回路 1 1 3 に供給するようにしている。すなわち、この提案の多相クロック生成回路 1 2 1 では、電圧制御発振器 1 1 0 をある一定周波数で発振させ、外付けされた多相クロック分周回路 1 2 4 で分周後の多相クロック信号 1 2 5 を得るようにしている。

[0008]

図14は、図13に示した多相クロック分周回路として従来提案された第1の例を示したものである。特開2001-318731号公報に示されたこの多相クロック生成回路141は、第1相~第8相の8相のクロック出力端子142 $_1$ ~142 $_8$ と、これらに対応した第1~第8のD型フリップフロップ回路143 $_1$ ~143 $_8$ からなる直列回路を備えている。第1~第8のD型フリップフロップ回路143 $_1$ ~143 $_8$ からなる直列回路を備えている。第1~第8のD型フリップフロップ回路143 $_1$ ~143 $_8$ のクロック入力端子CKには、第1相~第8相の8相のクロック出力端子142 $_1$ ~142 $_8$ から出力するクロック信号の周波数を8逓倍した8逓倍クロック信号145が8逓倍クロック発生回路144から供給されている。また、この8逓倍クロック信号145は1/8分周回路146に入力されて、本来の周波数のクロック信号147が出力されるようになっている。

[0009]

このクロック信号 147は、前記した直列回路の第 1 段目の第 1 のD型フリップフロップ回路 143 の入力端子 1 のとした入力されている。第 1 のD型フリップフロップ回路 143 の出力端子 1 のからは第 1 のクロック信号 149 が出力され、第 1 相のクロック出力端子 142 に出力されると共に、第 2 のD型フリップフロップ回路 143 の入力端子 143 の出力端子 143 の以下同様に、一般に第 143 の型フリップフロップ回路 143 の出力端子 143 の出力端子 143 の力ロック信号 143 の出力され、第 143 の出力は子 143 の出力されると共に、第 143 の 14

[0010]

このような多相クロック生成回路 141では、第1~第7のD型フリップフロップ回路  $143_1$ ~ $143_7$ が1クロックずつクロック信号をシフトさせてそれぞれ次段のD型フリップフロップ回路  $143_2$ ~ $143_8$ に供給している。この結果、第1相~第8相の8相の8相の0クロック出力端子  $142_1$ ~ $142_8$ から、所望の周波

数のクロック信号で位相が45°ずつシフトした第1~第8のクロック信号149<sub>1</sub>~149<sub>8</sub>が得られることになる。しかしながら、この提案された多相クロック生成回路では、8逓倍クロック発生回路144あるいは一般的にはn逓倍クロック発生回路144を必要とする。既に説明したようにクロック信号の周波数は極めて高速化しており、このよう状況でその周波数を更にn倍に高めることは非常に困難となる場合が多い。

# [0011]

図15は、このような問題を解決するものとして提案された他の多相クロック分周回路を示したものである。この図15で図14と同一部分には同一の符号を付しており、これらの説明は適宜省略する。同じく特開2001-318731号公報に示されたこの多相クロック生成回路161では、基準クロック発生回路162から出力される基準クロック信号163を2逓倍回路164に入力することによって倍の周波数のクロック信号163を2逓倍回路164に入力することによって倍の周波数のクロック信号165を作成している。基準クロック信号163は最終的に得られる第1相~第8相の8相のクロック出力端子142 $_1$ ~142 $_8$ と同一の周波数の信号である。2逓倍回路164から出力されるクロック信号165は $_1$  ~148 $_2$  が生成されるので、値 $_1$  は8であり、2相クロック回路166における値 $_1$  は相の数である。ここでは8相のクロック信号149 $_1$  ~149 $_2$  が生成されるので、値 $_1$  は8であり、2相クロック回路となる。2相クロック回路166は合計で2相となる第1のクロック167と第2のクロック168を発生させる。第1のクロック167に対して第2のクロック168は8相のクロック信号149 $_1$ ~149 $_2$  が出力される際の相間の周期(45°相当)に等しい遅延時間だけずれて出力される。

### [0012]

第1のクロック167は第1のインバータ169で信号状態を反転され、その出力としての第3のクロック172が第3および第7のD型フリップフロップ回路143 $_3$ 、143 $_7$ のクロック入力端子CKに供給されるようになっている。また、第2のクロック168は第2のインバータ170で信号状態を反転され、その出力としての第4のクロック173が第4および第8のD型フリップフロップ回路143 $_4$ 、143 $_8$ のクロック入力端子CKに供給されるようになっている。

また、反転前の第1のクロック167は第1および第5のD型フリップフロップ回路143 $_1$ 、143 $_5$ のクロック入力端子CKに供給される。反転前の第2のクロック168の方は第2および第6のD型フリップフロップ回路143 $_2$ 、143 $_6$ のクロック入力端子CKに供給される。第2のクロック168は更に2分周回路175に入力されて2分周されその出力176が第1のD型フリップフロップ回路143 $_1$ の入力端子Dに供給される。第1~第8のD型フリップフロップ回路143 $_1$ ~143 $_8$ は、図14に示した多相クロック生成回路141の場合と同様に直列接続されており、それぞれ対応する出力端子Qから第1~第8のクロック信号149 $_1$ ~149 $_8$ が得られる。

[0013]

### 【発明が解決しようとする課題】

この図15に示した多相クロック生成回路161では、n/4相クロック回路166における値nが"8"の場合(8相の場合)の回路構成を示している。しかし、これらの従来技術では、次のような問題点があった。その問題点は、同一回路で多相クロックの分周数を変化したクロックを出力できないことである。その理由は、シフトレジスタを用いて多相クロックを生成しているためである。シフトレジスタを用いた場合、図14に示した多相クロック生成回路141では、シフトレジスタに供給するクロックは、n相クロックの場合、1/n分周回路によりn分周されたクロックを供給する必要がある。また、図15に示した多相クロック161では、n相クロックの場合、n/4相クロック発生回路と2分周回路が必要となる。したがって、同一回路で2分周、4分周、8分周など分周数を自由に切り替えた多相クロックを出力することができない。

# [0014]

図16は、図15の提案を基にして、2分周、4分周および8分周の多相クロックを切り替えて生成することのできる多相クロック生成回路を作成した場合を示したものである。この多相クロック生成回路181では、図15に示した多相クロック生成回路161におけるPLL回路に代表される基準クロック発生回路162を用意し、これから出力される基準クロック信号をそれぞれ後段の2分周回路部分182、4分周回路部分183、8分周回路部分184に入力する。2

分周回路部分182は、2分周回路 $180_{2A}$ と2通倍回路 $180_{2B}$ および図15に示した残りの回路あるいはこれと対応する回路が配置されている。4分周回路部分183は、4分周回路 $180_{4A}$ と2通倍回路 $180_{4B}$ および図15に示した残りの回路あるいはこれと対応する回路が配置されている。8分周回路部分184は、8分周回路 $180_{8A}$ と2通倍回路 $180_{8B}$ および図15に示した残りの回路あるいはこれと対応する回路が配置されている。

# [0015]

これら2分周回路部分182、4分周回路部分183および8分周回路部分184からそれぞれ出力される2分周多相クロック信号185、4分周多相クロック信号186および8分周多相クロック信号187は、セレクタ188に入力される。セレクタ188には相数選択信号189が供給されるようになっており、希望する分周数に対応した多相クロック信号190が選択されて出力されることになる。

#### [0016]

このように図15に示した多相クロック生成回路161で分周数を変化した多相クロックを選択しようとすると、たとえば図16に示したような回路構成を採用する必要があり、回路規模が増大してしまうという問題があった。

### [0017]

そこで本発明の目的は、比較的簡単な回路構成で多相クロックの分周比や位相 を選択できる多相クロック生成回路を提供することにある。

### [0018]

#### 【課題を解決するための手段】

請求項1記載の発明では、(イ)同一周波数でそれぞれ異なった位相からなる 基準となる周波数で2のn乗通り(ただし値nは正の整数)の基準クロック信号 を発生する基準クロック信号発生手段と、(ロ)この基準クロック信号発生手段 の発生した任意の基準クロック信号を入力し、これをそれぞれ2分周して位相の 180°異なるクロック信号を生成する第1の分周手段と、(ハ)この第1の分 周手段の分周後のクロック信号と基準クロック信号発生手段の発生した基準クロックを1つずつ入力してそれらの一方を選択する第1のクロック選択手段と、( 二)前段のクロック選択手段の選択したクロック信号を入力し、それぞれ2分周して位相の180°異なるクロック信号を生成する第2~第nの分周手段と、(ホ)第2~第nの分周手段のうち該当するものの分周後のクロック信号と基準クロック信号発生手段の発生した基準クロックを1つずつ入力してそれらの一方を選択する第2~第nのクロック選択手段と、(へ)これら第1~第nのクロック選択手段の選択を制御して第nのクロック選択手段から選択されて出力されるクロック信号の分周数を設定するクロック選択手段制御手段とを多相クロック生成回路に具備させる。

[0019]

すなわち請求項1記載の発明では、基準クロック信号発生手段が同一周波数で それぞれ異なった位相からなる基準となる周波数で2のn乗通り(ただし値nは 正の整数)の基準クロック信号を発生し、このうちの1つの基準クロックを第1 の分周手段が入力してそれぞれ2分周して位相の180° 異なる2種類のクロッ ク信号を生成する。これらのクロック信号は、第1のクロック選択手段に入力さ れて、それぞれが基準クロックの1つずつと2者択一で選択される。そして、選 択された2通りのクロック信号が第2の分周手段で第1の分周手段と同様にそれ ぞれを基にして2分周し位相の180°異なる2種類のクロック信号を生成する 。そして、第2のクロック選択手段がこれらと基準クロックの1つずつと2者択 一で選択する。以下同様にn段だけ鼠算式に分周とクロックの選択を行う回路構 成とする。クロック選択手段制御手段は、要求された分周比に応じて各クロック 選択手段が基準クロックを選択するか分周後のクロックを選択するかを制御する 。これにより、最終段のクロック選択手段から所望の分周比のクロック信号を得 ることができ、かつ複数得られたこれらのクロック信号から所望の位相のものを 選択することができる。しかも本発明の場合には、第1段の分周手段が1つの基 準クロックを選択し、それ以後は鼠算式に回路構成を拡張しているので、回路構 成に無駄がなく、シンプルな回路構成とすることができる。

[0020]

請求項2記載の発明では、(イ)同一周波数でそれぞれ異なった位相からなる 基準となる周波数で2のn乗通りの基準クロック信号を発生する基準クロック信 号発生手段と、(ロ) この基準クロック信号発生手段の発生した任意の基準クロック信号を入力し、これを2分周したクロック信号を生成する初段分周手段と、(ハ) この初段分周手段の分周したクロック信号を入力し、これをそれぞれ2分周して位相の180°異なるクロック信号を生成する第1の分周手段と、(二) この第1の分周手段の分周後のクロック信号と基準クロック信号発生手段の発生した基準クロックを1つずつ入力してそれらの一方を選択する第1のクロック選択手段と、(ホ)前段のクロック選択手段の選択したクロック信号を入力し、それぞれ2分周して位相の180°異なるクロック信号を生成する第2~第nの分周手段と、(へ)第2~第nの分周手段のうち該当するものの分周後のクロック信号と基準クロック信号発生手段の発生した基準クロックを1つずつ入力してそれらの一方を選択する第2~第nのクロック選択手段と、(ト) これら第1~第nのクロック選択手段の選択を制御して第nのクロック選択手段から選択されて出力されるクロック信号の分周数を設定するクロック選択手段制御手段とを多相クロック生成回路に具備させる。

#### [0021]

すなわち請求項2記載の発明では、基準クロック信号発生手段が同一周波数でそれぞれ異なった位相からなる基準となる周波数で2のn乗通り(ただし値nは正の整数)の基準クロック信号を発生し、このうちの1つの基準クロックを初段分周手段に入力して2分周する。この2分周したクロック信号を第1の分周手段が入力してそれぞれ2分周して位相の180°異なる2種類のクロック信号を生成する。これらのクロック信号は、第1のクロック選択手段に入力されて、それぞれが基準クロックの1つずつと2者択一で選択される。そして、選択された2通りのクロック信号が第2の分周手段で第1の分周手段と同様にそれぞれを基にして2分周し位相の180°異なる2種類のクロック信号を生成する。そして、第2のクロック選択手段がこれらと基準クロックの1つずつと2者択一で選択する。以下同様にn段だけ鼠算式に分周とクロックの選択を行う回路構成とする。クロック選択手段制御手段は、要求された分周比に応じて各クロック選択手段が基準クロックを選択するか分周後のクロックを選択するかを制御する。これにより、最終段のクロック選択手段から所望の分周比のクロック信号を得ることがで

き、かつ複数得られたこれらのクロック信号から所望の位相のものを選択することができる。しかも本発明の場合には、第1段の分周手段以降が鼠算式に回路構成を拡張しているので、回路構成に無駄がなく、シンプルな回路構成とすることができる。また、第1段の分周手段の手前に初段分周手段を配置して第1段の分周手段に入力するクロック信号を基準クロック信号を2分周したものとしたので、簡単に分周数を増加させることができる。

# [0022]

請求項3記載の発明では、請求項1または請求項2記載の多相クロック生成回路で、第1~第nの分周手段はD型フリップフロップ回路とインバータによって構成されていることを特徴としている。

# [0023]

すなわち請求項3記載の発明では、第1~第nの分周手段をD型フリップフロップ回路とインバータによって構成することで、回路動作の高速化を実現している。

#### [0024]

請求項4記載の発明では、請求項3記載の多相クロック生成回路で、分周手段を構成する複数のD型フリップフロップ回路のうちのいずれか所定のD型フリップフロップ回路の出力データとしてのクロック信号を、この所定のD型フリップフロップ回路に入力しているクロックと同一のクロックで再度この分周手段を構成する他のD型フリップフロップ回路で取り込み直すように回路が構成されていることを特徴としている。

### [0025]

すなわち請求項4記載の発明では、1相のクロックで取り込んだD型フリップフロップ回路の出力データをもう1相のクロック入力で取り込むことは、クロックが高速化しその周期が短くなると非常に困難になるので、D型フリップフロップ回路を1組ずつ多く配置して高速処理を可能にしている。これにより、多相クロック生成回路の取り扱う基準クロックの高速化を達成することができる。

#### [0026]

請求項5記載の発明では、請求項1または請求項2記載の多相クロック生成回

路が、クロック選択手段制御手段が設定した分周数に応じて未使用となった分周 手段に入力する少なくとも一部のクロックを遮断するクロック遮断手段を具備す ることを特徴とする

[0027]

本発明では鼠算式の回路構成で各分周手段等を構成することで消費電力の節約を図っているが、更に請求項5記載の発明では要求された分周比で使用されない回路部分へ入力される少なくとも一部のクロックを遮断するクロック遮断手段を備えることで、更なる消費電力の節約を図っている。

[0028]

請求項6記載の発明では、請求項1または請求項2記載の多相クロック生成回路で、初段分周手段はD型フリップフロップ回路とインバータによって構成されていることを特徴としている。

[0029]

すなわち請求項6記載の発明では、請求項3記載の発明と同様の観点で、初段 分周手段をD型フリップフロップ回路とインバータによって構成することで、回 路動作の高速化を実現している。

[0030]

請求項7記載の発明では、請求項1または請求項2記載の多相クロック生成回路で、基準クロック信号発生手段はPLL回路によって構成されていることを特徴としている。

[0031]

すなわち請求項7記載の発明では、基準クロック信号発生手段をPLL回路によって構成することで、出力する基準クロック信号自体の周波数を簡易に変更することができる。

[0032]

請求項8記載の発明では、請求項1または請求項2記載の多相クロック生成回路で、第1の分周手段の入力する基準クロック信号を任意に選択する基準クロック信号選択手段を具備することを特徴としている。

[0033]

すなわち請求項8記載の発明では、第1の分周手段の入力する基準クロック信号を任意に選択できるようにして、出力クロックにおいて所望の位相を設定できるようにしている。

[0034]

請求項9記載の発明では、請求項6記載の多相クロック生成回路が、初段分周 手段の入力する基準クロック信号を任意に選択する基準クロック信号選択手段を 具備することを特徴としている。

[0035]

すなわち請求項9記載の発明では、請求項8記載の発明と同様の観点で、初段 分周手段の入力する基準クロック信号を任意に選択できるようにして、出力クロ ックにおいて所望の位相を設定できるようにしている。

[0036]

【発明の実施の形態】

[0037]

【実施例】

以下実施例につき本発明を詳細に説明する。

[0038]

図1は本発明の一実施例における多相クロック生成回路を示したものである。本実施例の多相クロック生成回路201は、先の図16で説明した回路と同様に、8相クロックを8分周、4分周および2分周するようになっている。多相クロック生成回路201は、多相クロック信号を発生させるクロック発生回路202と、このクロック発生回路202の出力するクロック信号を分周する分周回路部203と、分周後のクロック信号を選択する最終段クロック選択回路204とから構成されている。

[0039]

このうちのクロック発生回路202は、通常、PLL回路によって構成される。分周回路部203は、クロック発生回路202の出力側と最終段クロック選択回路204の間に配置されており、クロック発生回路202の出力側から最終段クロック選択回路204の方向に、第1の分周回路211とその出力側を選択す

る第1のクロック選択回路212と、第2の分周回路213とその出力側を選択する第2のクロック選択回路214と、第3の分周回路215とが順に配置されている。第3の分周回路215の出力側は最終段クロック選択回路204によって選択される。本実施例のクロック発生回路202を構成する回路素子は複数個のD型フリップフロップ回路と複数個のインバータのみであり、これにより高速動作が可能となっている。

# [0040]

クロック発生回路 2 0 2 は、第 1 ~第 8 相の基準クロック信号 2 2 1 ~ 2 2 8 を出力するようになっている。このようなクロック発生回路 2 0 2 は、たとえば P L L 回路を用いて第 1 ~第 8 相の基準クロック信号 2 2 1 ~ 2 2 8 を出力することで実現することができる。 P L L 回路を用いないで同様の回路を作成してもよい。クロック発生回路 2 0 2 から出力される第 1 相の基準クロック信号 2 2 1 はそのまま最終段クロック選択回路 2 0 4 に入力され、第 3 の分周回路 2 1 5 の第 1 相用の出力信号 2 3 1 と二者択一されて第 1 のクロック出力端子から第 1 の出力クロック 2 4 1 として出力されるようになっている。第 2 相の基準クロック信号 2 2 2 はそのまま最終段クロック選択回路 2 0 4 に入力され、第 3 の分周回路 2 1 5 の第 2 相用の出力信号 2 3 2 と二者択一されて第 2 のクロック出力端子から第 2 の出力クロック 2 4 2 として出力されるようになっている。以下同様にして、第 8 相の基準クロック信号 2 2 8 はそのまま最終段クロック選択回路 2 0 4 に入力され、第 3 の分周回路 2 1 5 の第 8 相用の出力信号 2 3 8 と二者択一されて第 8 のクロック出力端子から第 8 出力クロック 2 4 8 として出力されるようになっている。

#### [0041]

図2は、クロック発生回路から出力される第1~第8相のクロック信号の波形を示したものである。同図(a)は第1相の基準クロック信号221を示しており、これが基準となる位相0°のクロック信号である。同図(b)~(h)は第2~第8相の基準クロック信号222~228を順に示しており、位相が45°ずつ315°までずれている。これら第1~第8相の基準クロック信号221~228の周波数は、クロック発生回路202の図示しないPLL回路等によって

、最終的に得られるクロック信号(第1~第8の出力クロック241~248の 全部または一部)の周波数に予め調整されている。

[0042]

すなわち、本実施例の多相クロック生成回路201では、図1に示した最終段クロック選択回路204が後に説明するようにクロック発生回路202から出力される第1~第8相の基準クロック信号221~228をすべて選択すると、図1に示した8相の基準クロック信号221~228が第1~第8の出力クロック241~248として、そのまま出力されることになる。これに対して、8分周を行う場合には、クロック発生回路202から出力される第1~第8相の基準クロック信号221~228のうちの任意の1相のみを第1の分周回路211に与えるようにしている。また、4分周を行う場合には、クロック発生回路202から出力される第1~第8相の基準クロック信号221~228のうちの任意の2相を第2の分周回路213に与えるようにしている。また、2分周を行う場合には、クロック発生回路202から出力される第1~第8相の基準クロック信号221~228のうちの任意の4相を第3の分周回路215に与えるようにしている。

[0043]

[0044]

第1のクロック選択回路212は、第1-1および第1-2のスイッチ253

 $_1$ 、 $_2$   $_5$   $_3$   $_2$  で構成されている。第 $_1$   $_1$  のスイッチ $_2$   $_5$   $_3$   $_1$  は、第 $_4$  相の基準クロック信号 $_2$   $_2$   $_4$  と第 $_1$   $_1$  のD型フリップフロップ回路 $_2$   $_5$   $_1$  の出力端子Qから出力される第 $_1$  の  $_2$  相クロック信号 $_2$   $_5$   $_5$   $_1$  を入力して、これらの一方を選択して第 $_1$  の  $_2$  相用クロック $_2$   $_5$   $_6$   $_1$  として第 $_2$  の分周回路 $_2$   $_1$  3 に送出するようになっている。第 $_1$   $_2$  のスイッチ $_3$   $_2$  は、第 $_3$  相の基準クロック信号 $_3$  2 名と第 $_4$   $_5$  0 の D型フリップフロップ回路 $_4$   $_5$   $_5$   $_6$  の出力端子Qから出力される第 $_4$  の  $_5$  相クロック信号 $_5$   $_5$  を入力して、これらの一方を選択し第 $_4$  の 名相クロック $_5$   $_5$   $_6$  として第 $_4$  の分周回路 $_5$   $_7$  1 3 に送出するようになっている

# [0045]

第1の分周回路 2 1 1 は、それぞれ第1 - 1 および第1 - 2 の D型フリップフロップ回路 2 5  $1_1$ 、 2 5  $1_2$ によって第7相の基準クロック信号 2 2 7を 2 分周し、互いに位相が 1 8 0° 異なる 2 相用クロック 2 5  $5_1$ 、 2 5  $5_2$ を第1のクロック選択回路 2 1 2 に出力するようになっている。

# [0046]

図4は、これに対して第2の分周回路とその出力側を選択する第2のクロック 選択回路を具体的に表わしたものである。第2の分周回路213は、第2-1~第2-4のD型フリップフロップ回路261 $_1$ ~261 $_4$ と第2~第4のインバータ262~264を備えている。図3に示した第1のクロック選択回路212から出力される第1の2相用クロック256 $_1$ は第2-1および第2-3のD型フリップフロップ回路261 $_1$ 、261 $_3$ のクロック入力端子CKに入力され、第1のクロック選択回路212から出力される第2の2相用クロック256 $_2$ は第2-2および第2-4のD型フリップフロップ回路261 $_2$ 、261 $_4$ のクロック入力端子CKに入力されるようになっている。第2のインバータ262は第2-2のD型フリップフロップ回路261 $_2$ の出力端子Qに入力側を接続され、その出力側を第2-1のD型フリップフロップ回路261 $_1$ の入力端子Qに入力側を接続されている。第3のインバータ263は第2-3のD型フリップフロップ回路261 $_3$ の出力端子Qに入力側を接続され、その出力側を第2-2のD型フリップフロップ回路261 $_2$ の入力端子Dに接続されている。第4のインバータ264は第2

-4のD型フリップフロップ回路 2 6 1 4 の出力端子Qに入力側を接続され、その出力側を第 2 -3 のD型フリップフロップ回路 2 6 1 3 ならびに第 2 -4 のD型フリップフロップ回路 2 6 1 4 の入力端子Dに接続されている。

# [0047]

第2のクロック選択回路 2 1 4 は第 2 - 1 ~ 第 2 - 4 のスイッチ 2 6 5  $_1$  ~ 2  $65_4$ で構成されている。第2-1のスイッチ265 $_1$ は、図1のクロック発生回 路202から出力される第2相の基準クロック信号222と第2-1のD型フリ ップフロップ回路2611の出力端子Qから出力される第1の4相クロック信号 266 $_1$ を入力して、これらの一方を選択して第1の4相用クロック267 $_1$ とし て第3の分周回路215 (図1) に送出するようになっている。第2-2のスイ ッチ265 $_2$ は、図 $_1$ のクロック発生回路 $_2$ 0 $_2$ から出力される第 $_4$ 相の基準ク ロック信号 2 2 4 と第 2 - 2 の D 型フリップフロップ回路 2 6 1  $_2$  の出力端子 Q から出力される第2の4相クロック信号2662を入力して、これらの一方を選 択して第2の4相用クロック2672として第3の分周回路215(図1)に送 出するようになっている。第2-3のスイッチ265 $_3$ は、図1のクロック発生 回路202から出力される第6相の基準クロック信号226と第2-3のD型フ リップフロップ回路2613の出力端子Qから出力される第3の4相クロック信 号  $266_3$ を入力して、これらの一方を選択して第 3 の 4 相用クロック  $267_3$ と して第3の分周回路215(図1)に送出するようになっている。第2-4のス イッチ 2 6 5  $_4$  は、図 1 のクロック発生回路 2 0 2 から出力される第 8 相の基準 クロック信号 2 2 8 と第 2 - 4 の D 型 フリップ フロップ 回路 2 6 1 4 の 出力 端子 Qから出力される第4の4相クロック信号266 $_{4</sub>を入力して、これらの一方を$ 選択して第4の4相用クロック2674として第3の分周回路215(図1)に 送出するようになっている。

### [0048]

第2の分周回路 2 1 3 は、図 3 に示した第1のクロック選択回路 2 1 2の選択によって、互いに位相が 1 8 0 ° 異なる 2 相用クロック 2 5  $6_1$ 、 2 5  $6_2$ を入力して、それぞれを更に 2 分周し、位相が 9 0 ° ずつ異なる 4 相用クロック 2 6 6 1 ~ 2 6  $6_4$ を第2のクロック選択回路 2 1 4 に出力するようになっている。

# [0049]

図5は、第3の分周回路とその出力側を選択する最終段クロック選択回路を具体的に表わしたものである。第3の分周回路215は、第3-1~第3-8のD型フリップフロップ回路27 $_1$ ~27 $_8$ と第5~第11のインバータ272~278を備えている。図4に示した第2のクロック選択回路214から出力される第1の4相用クロック267 $_1$ は第3-1および第3-5のD型フリップフロップ回路27 $_1$ 、27 $_5$ のクロック入力端子CKに入力され、第2のクロック選択回路214から出力される第2の4相用クロック267 $_2$ は第3-2および第3-6のD型フリップフロップ回路27 $_2$ 、27 $_6$ のクロック入力端子CKに入力される。同様に、第2のクロック選択回路214から出力される第3の4相用クロック267 $_3$ は第3-3および第3-7のD型フリップフロップ回路27 $_3$ 、27 $_7$ のクロック入力端子CKに入力され、第2のクロック選択回路214から出力される第4の4相用クロック267 $_4$ は第3-4および第3-8のD型フリップフロップ回路271 $_4$ 、27 $_8$ のクロック入力端子CKに入力され、3ようになっている。

### [0050]

第5のインバータ272は第3-2のD型フリップフロップ回路272 $_2$ の出力端子Qに入力側を接続され、その出力側を第3-1のD型フリップフロップ回路271 $_1$ の入力端子Dに接続されている。第6のインバータ273は第3-3のD型フリップフロップ回路271 $_3$ の出力端子Qに入力側を接続され、その出力側を第3-2のD型フリップフロップ回路271 $_2$ の入力端子Dに接続されている。以下同様である。ただし、第11のインバータ278は第3-8のD型フリップフロップ回路271 $_8$ の出力端子Qに入力側を接続され、その出力側を第3-7のD型フリップフロップ回路271 $_8$ の入力端子Dならびに第3-8のD型フリップフロップ回路271 $_8$ の入力端子Dならびに第3-8のD型フリップフロップ回路271 $_8$ の入力端子Dならびに第3-8のD型フリップフロップ回路271 $_8$ の入力端子Dならびに第3-8のD型フリップフロップ回路271 $_8$ の入力端子Dに接続されている。

# [0051]

最終段クロック選択回路 204 は第 3-1 ~第 3-8 のスイッチ  $279_1$  ~  $279_8$  で構成されている。第 3-1 のスイッチ  $279_1$  は、図 1 のクロック発生回路 202 から出力される第 1 相の基準クロック信号 221 と第 3-1 の 1

ップフロップ回路271<sub>1</sub>の出力端子Qから出力される第1の8相クロック信号231を入力して、これらの一方を選択して第1の出力クロック241として第1の出力端子281に出力するようになっている。第3-2のスイッチ279<sub>2</sub>は、図1のクロック発生回路202から出力される第2相の基準クロック信号222と第3-2のD型フリップフロップ回路271<sub>2</sub>の出力端子Qから出力される第2の8相クロック信号232を入力して、これらの一方を選択して第2の出力クロック242として第2の出力端子282に出力するようになっている。以下同様にして、第3-8のスイッチ279<sub>8</sub>は、図1のクロック発生回路202から出力される第8相の基準クロック信号228と第3-8のD型フリップフロップ回路271<sub>8</sub>の出力端子Qから出力される第8の8相クロック信号238を入力して、これらの一方を選択して第8の出力クロック248として第8の出力端子288に出力するようになっている。

### [0052]

第3の分周回路 2 1 5 は、図 4 に示した第2のクロック選択回路 2 1 4 の選択によって、互いに位相が 9 0 °異なる 4 相用クロック 2 6  $7_1$  ~ 2 6  $7_4$  を入力して、それぞれを更に 2 分周し、位相が 4 5 °ずつ異なる 8 相クロック 2 3 1 ~ 2 3 8 を最終段クロック選択回路 2 0 4 に出力するようになっている。

# [0053]

### [0054]

第1-1のスイッチ253<sub>1</sub>は、第1~第3の2入力ナンド回路301~303で構成されている。第1の2入力ナンド回路301の第1の入力端子は図1のクロック発生回路202から出力される第4相の基準クロック信号224を入力

するようになっている。第2の2入力ナンド回路302の第1の入力端子は第1の2相クロック信号255 $_1$ を入力するようになっている。第1の2入力ナンド回路301の第2の入力端子および第2の2入力ナンド回路302の第2の入力端子には、スイッチ制御回路300からそれぞれスイッチオン・オフ制御信号311、312が供給されるようになっている。第1の2入力ナンド回路301の出力と第2の2入力ナンド回路302の出力は、第3の2入力ナンド回路303の入力となっており、第3の2入力ナンド回路303からは第1の2相用クロック256 $_1$ が出力されるようになっている。

# [0055]

スイッチ制御回路300は、第4相の基準クロック信号224を第1の2相用 クロック2561として出力するときにはスイッチオン・オフ制御信号311を ハイレベルとし、他方のスイッチオン・オフ制御信号312をローレベルとする 。これに対して、第1の2相クロック信号2551を第1の2相用クロック25  $6_1$ として出力するときにはスイッチオン・オフ制御信号312をハイレベルと し、スイッチオン・オフ制御信号311の方をローレベルにすることになる。ク ロックを遮断、すなわち第4相の基準クロック信号224、第1の2相クロック 信号 $255_1$ ともに $256_1$ へ出力しない場合は、スイッチオン・オフ制御信号311、312を共にローレベルとする。この場合、 $256_1$ へのクロックは遮断 され、ローレベルに固定されたままとなる。スイッチ制御回路300には第1お よび第2のクロック選択回路212、214ならびに最終段クロック選択回路2 04の他のスイッチ253 $_2$ 、265 $_1$ ~265 $_4$ および279 $_1$ ~279 $_8$ のため にも図示しない1対ずつのオン・オフ制御信号を与えるようになっており、これ により、多相クロック生成回路201から各種の多相クロックを出力させること ができる。また、スイッチ制御回路はそれぞれ同一動作をする場合は、回路をひ とまとめとすることで回路の簡素化をすることも可能である。

### [0056]

図7は、本実施例の多相クロック生成回路において8分周を行う場合に出力されるクロック信号の波形を示したものである。同図(a)が基準クロック信号を示したものである。同図(b)は2分周をした場合の、同図(c)は4分周をし

た場合の、そして同図(d)は8分周をした場合のクロック信号をそれぞれ示している。

[0057]

まず、1分周を行う場合には、図1に示した最終段クロック選択回路204の第3-1~第3-8のスイッチ279 $_1$ ~279 $_8$ を図1のクロック発生回路202から出力される221~228を選択するように制御させ、これらが出力端子281~288へ出力される。これにより、図2に示した各位相のそれぞれ位相が45°異なる基準クロック信号221~228が得られる。

[0058]

なお、1分周を行う場合には、第1のクロック選択回路212および第2のクロック選択回路214により、第2のクロック分周回路213および第3のクロック分周回路215へ供給されるクロックを遮断しておくことができる。これにより、無駄な消費電力を生じさせない。

[0059]

次に2分周を行う場合を説明する。 2分周を行うためには第2のクロック選択 回路 2 1 4 内の第2 -1~第2 -4のスイッチ 2 6  $5_1$ ~2 6  $5_4$ を、クロック発 生回路 2 0 2 から出力される 4 種類の基準クロック信号 2 2 2、2 2 4、2 2 6、2 2 8 を選択するように制御させ、これらが第1~第4の4相用クロック 2 6  $7_1$ ~2 6  $7_4$ として第3の分周回路 2 1 5 に入力するようにする。そして、これら 2 分周されたクロック信号 2 3 1~2 3 8 を最終段クロック選択回路 2 0 4 の第3 -1~第3 -8 のスイッチ 2 7  $9_1$ ~2 7  $9_8$ で選択し、出力端子 2 8 1~2 8 8 へ出力させればよい。これにより、クロック発生回路 2 0 2 から出力される基準クロックに対し 2 分周されたそれぞれ位相が 4 5° 異なる 8 相クロックが得られる。

[0060]

なお、2分周を行う場合には、これに使用しない回路部分にクロックを供給しないようにすることで、消費電力を節約することができる。この場合には、第1のクロック選択回路212により、第2のクロック分周回路213へ供給されるクロックを遮断しておくことにより、無駄な消費電力を生じさせない。

[0061]

次に4分周を行う場合を説明する。4分周を行うためには第1のクロック選択回路212内の第1-1および第1-2のスイッチ253 $_1$ 、253 $_2$ を、クロック発生回路202から出力される2種類の基準クロック信号224、228を選択するように制御させ、これらが第1および第2の2相用クロック256 $_1$ 、256 $_2$ として第2の分周回路213に入力するようにする。そして、更に第2のクロック選択回路214内の第2-1~第2-4のスイッチ265 $_1$ ~265 $_4$ を、第2の分周回路213から出力される4相クロック信号266 $_1$ 、266 $_2$ 、266 $_3$ 、266 $_4$ を選択するように制御させ、これらが第1~第4の4相用クロック267 $_1$ ~267 $_4$ として第3の分周回路215に入力するようにする。そして、これらの更に2分周されたクロック信号231~238を最終段クロック選択回路204の第3-1~第3-8のスイッチ279 $_1$ ~279 $_8$ で選択し、出力端子281~288へ出力させればよい。これにより、クロック発生回路202から出力される基準クロックに対し4分周されたそれぞれ位相が45°異なる8相クロックが得られる。

[0062]

次に8分周を行う場合を説明する。8分周を行うためには第1の分周回路211から順に分周と、それらの分周出力を第1および第2のクロック選択回路212、214ならびに最終段クロック選択回路204で選択するようにスイッチ制御すればよい。これにより、第1の分周回路211で180°ずつ位相の異なる2分周出力が得られ、これが第2の分周回路213で更に2分周されて90°ずつ位相の異なる4分周出力が得られ、最後に第3の分周回路215で更に2分周されて45°ずつ位相の異なる8分周出力が得られることになる。これにより、第1~第8の出力端子281~288からは図7( $d_1$ )~( $d_8$ )に示すようにそれぞれ位相が45°異なる8分周のクロック信号を出力させることができる。

[0063]

この例の場合にも、第1のクロック選択回路212は、図1のクロック発生回路202から出力される第1相~第8相の基準クロック信号221~228のうちの1つのクロック信号(実施例では第7の基準クロック信号227)のみを選

択しているので、第1の分周回路211が8相全部の基準クロック信号221~ 228を選択する場合と比べて消費電力を節約している。

[0064]

なお、本実施例の多相クロック生成回路201で第1~第8の出力端子281~288から出力される8分周のクロック信号の位相を変化させる必要がある場合には、第1の分周回路211が入力として選択する基準となる基準クロック信号221~228の中から所望のものを選択して入力するようにすればよい。

[0065]

# 第1の変形例

[0066]

図8は本発明の第1の変形例における多相クロック生成回路の概要を表わした ものである。この図8で図1と同一部分には同一の符号を付しており、これらの 説明を適宜省略する。この第1の変形例の多相クロック生成回路401では、第 1の分周回路211とクロック発生回路202の間に初段分周回路402が配置 されている。

[0067]

図9は、初段分周回路とこの次の段に配置された第1の分周回路の部分を具体的に表わしたものである。初段分周回路402は、D型フリップフロップ回路411と初段インバータ412とによって構成されている。図8のクロック発生回路202から出力される第5相の基準クロック信号225は、D型フリップフロップ回路411のクロック入力端子CKに入力されるようになっている。また、D型フリップフロップ回路411の出力端子Qから出力される初段クロック信号413は、初段インバータ412を介してD型フリップフロップ回路411の入力端子Dに入力されると共に、第1の分周回路211の第1-1および第1-2のD型フリップフロップ回路2511、2512のクロック入力端子CKに入力されるようになっている。

[0068]

すなわち先の実施例では第1の分周回路211が図1のクロック発生回路20 2から第7相の基準クロック信号227を入力していたのに対して、第1の変形 例では初段分周回路402の出力としての初段クロック信号413を入力している。このように初段分周回路402が多相クロック生成回路401の初段部分に存在するので、ここで2分周したクロック信号を更に第1の分周回路211以降で分周していくことになり、分周数を図1に示した実施例と比べて増加させることができる。

[0069]

# 第2の変形例

[0070]

図10は、本発明の第2の変形例における多相クロック生成回路の概要を表わしたものである。図10で図1と同一部分には同一の符号を付しており、これらの説明を適宜省略する。この第2の変形例の多相クロック生成回路501では、第1のクロック選択回路212と第2のクロック選択回路214の間の第2の分周回路213Aが実施例の図1および図4に示した第2の分周回路213よりも複雑な回路構造となっている。

[0071]

図11は、第1のクロック選択回路と第2の分周回路とその出力側を選択する第2のクロック選択回路の部分を具体的に表わしたものである。第2の分周回路 213 Aは、第2-1~第2-7のD型フリップフロップ回路  $511_1$ ~ $511_7$  と第12~第170インバータ 120~170 を備えている。第10 のクロック選択回路 110 を開えている。第10 のクロック選択回路 111 を開放 111 を開放 112 を開放 113 を開放 114 を開放 115 を開放 116 を開放 117 を開放 119 を開放 119

[0072]

第12のインバータ512は第2-2のD型フリップフロップ回路 $511_2$ の 出力端子Qに入力側を接続され、その出力側を第2-1のD型フリップフロップ 回路 $511_1$ の入力端子Dに接続されている。第13のインバータ513は第2 -3のD型フリップフロップ回路 5 1 1 30出力端子Qに入力側を接続され、その出力側を第2 -20のD型フリップフロップ回路 5 1 1 200入力端子Dに接続されている。以下同様にして、第1 70のインバータ 5 1 7 は第2 -7 のD型フリップフロップ回路 5 1 1 7 の出力端子Qに入力側を接続され、その出力側を第2 -6 のD型フリップフロップ回路 5 1 1 6 および第2 -7 のD型フリップフロップ回路 5 1 1 7 の入力端子Dに接続されている。

# [0073]

第2のクロック選択回路 214 の第2 -1 のスイッチ  $265_1$ は、図10のク ロック発生回路202から出力される第2相の基準クロック信号222と第2-1のD型フリップフロップ回路 5 1 1 1 1 の出力端子Qから出力される第 1 の 4 相 クロック信号521<sub>1</sub>を入力して、これらの一方を選択して第1の4相用クロッ ク267<sub>1</sub>として第3の分周回路215(図10)に送出するようになっている 。第2-2のスイッチ265。は、図10のクロック発生回路202から出力さ れる第4相の基準クロック信号224と第2-3のD型フリップフロップ回路5  $11_3$ の出力端子Qから出力される第2の4相クロック信号 $521_2$ を入力して、 これらの一方を選択して第2の4相用クロック2672として第3の分周回路2 15 (図10) に送出するようになっている。第2-3のスイッチ265 $_3$ は、 図10のクロック発生回路202から出力される第6相の基準クロック信号22 6と第2-5のD型フリップフロップ回路 5 1  $1_5$ の出力端子Qから出力される 第3の4相クロック信号5213を入力して、これらの一方を選択して第3の4 相用クロック2673として第3の分周回路215(図10)に送出するように なっている。第2-4のスイッチ265 $_4$ は、図10のクロック発生回路202 から出力される第8相の基準クロック信号228と第2-7のD型フリップフロ ップ回路 5 1 1 7 の出力端子Qから出力される第4 の4 相クロック信号 5 2 1 4  $\epsilon$ 入力して、これらの一方を選択して第4の4相用クロック2674として第3の 分周回路215 (図10) に送出するようになっている。

# [0074]

このように第2の変形例の多相クロック生成回路501では、D型フリップフロップ回路の個数に関して、第2の分周回路213Aが実施例の図1および図4

に示した第2の分周回路213の4個よりも3個増えて7個となっている。先の第1の実施例では、第1のクロック選択回路212から出力される2相用クロック256<sub>1</sub>、256<sub>2</sub>のうちのある1相のクロックで取り込んだD型フリップフロップ回路261の出力データをもう1相のクロック入力で取り込むことは、非常に困難となる。これは、分周回路がGHz以上の高速動作を行う場合には、クロックの周期間隔が非常に短くなるからである。

# [0075]

そこで第2の変形例では、図11に示したように第2-7のD型フリップフロップ回路511<sub>7</sub>からの出力データとしての第4の4相クロック信号521<sub>4</sub>を、第2-7のD型フリップフロップ回路511<sub>7</sub>に入力しているクロックとしての2相用クロック256<sub>2</sub>と同一のクロックで再度第2-6のD型フリップフロップ回路511<sub>6</sub>で取り込み直している。これにより、動作速度に余裕が生じて、高速動作が可能になる。したがって、第2の変形例の多相クロック生成回路501によれば、GHz以上の高速クロックの分周を行うことができるという効果を奏することになる。

# [0076]

なお、実施例では第1の分周回路211が第7相の基準クロック信号227の 選択を行ったが、クロック発生回路202と第1の分周回路211の間に第1相 ~第8相の基準クロック信号221~228のうちから所望の位相のものを選択 するスイッチ回路を配置してもよい。第1の変形例におけるクロック発生回路202と初段分周回路402の間についても同様である。

# [0077]

更に実施例および変形例ではクロック発生回路202が第1相~第8相の基準 クロック信号221~228を発生させる場合(2のn乗における値nが3の場 合)を説明したが、値nはこれ以外の任意の整数値を採り得ることは当然である

# [0078]

### 【発明の効果】

以上説明したように請求項1記載の発明によれば、クロック選択手段制御手段

が、要求された分周比に応じて各クロック選択手段が基準クロックを選択するか 分周後のクロックを選択するかを制御するので、最終段のクロック選択手段から 所望の分周比のクロック信号を得ることができ、かつ複数得られたこれらのクロ ック信号から所望の位相のものを選択することができる。しかも本発明の場合に は、第1段の分周手段が1つの基準クロックを選択し、それ以後は鼠算式に回路 構成を拡張しているので、回路構成に無駄がなく、シンプルな回路構成とするこ とができ、回路規模の縮小と消費電力の節減にも貢献する。また、基準クロック 信号の作成にPLL回路を使用した場合に電圧制御発振器の調整を行う必要なく 所望の分周のクロック信号を得ることができるので、PLL回路の設計が容易に なる。

#### [0079]

また、請求項2記載の発明によれば請求項1記載の発明と同様の効果を得ることができるだけでなく、第1段の分周手段の手前に初段分周手段を配置して第1段の分周手段に入力するクロック信号を基準クロック信号を2分周したものとしたので、簡単に分周数を増加させることができる。

#### [0080]

更に請求項3または請求項6記載の発明によれば、回路をD型フリップフロップ回路とインバータによって構成したので、回路動作の高速化が可能である。

#### [0081]

また、請求項4記載の発明によれば、請求項3記載の多相クロック生成回路で、分周手段を構成する複数のD型フリップフロップ回路のうちのいずれか所定のD型フリップフロップ回路の出力データとしてのクロック信号を、この所定のD型フリップフロップ回路に入力しているクロックと同一のクロックで再度この分周手段を構成する他のD型フリップフロップ回路で取り込み直すように回路を構成したので、多相クロック生成回路の取り扱う基準クロックの高速化を達成することができる。

#### [0082]

更に請求項5記載の発明によれば、クロック選択手段制御手段が設定した分周数に応じて未使用となった分周手段に入力する少なくとも一部のクロックを遮断

するクロック遮断手段を具備させたので、更なる低消費電力化を図ることができる。

[0083]

また、請求項7記載の発明によれば、基準クロック信号発生手段をPLL回路 で構成したので、出力する基準クロック信号自体の周波数を簡易に変更すること ができる。

[0084]

更に請求項8または請求項9記載の発明では、最初に入力する基準クロック信号を任意に選択する基準クロック信号選択手段を具備させたので、簡単に所望の位相を設定できるだけでなく、すべての位相の基準クロックを処理する回路部分を備える場合と比べて回路規模の縮小と消費電力の節減を図ることができる。

### 【図面の簡単な説明】

#### · 【図1】

本発明の一実施例における多相クロック生成回路の概要を示したブロック図である。

#### 【図2】

本実施例でクロック発生回路から出力される第1~第8相のクロック信号の波 形を示した波形図である。

#### 【図3】

本実施例の第1の分周回路と第1のクロック選択回路を具体的に表わしたブロック図である。

### 【図4】

本実施例の第2の分周回路と第2のクロック選択回路を具体的に表わしたブロック図である。

#### 【図5】

本実施例の第3の分周回路と最終段クロック選択回路を具体的に表わしたブロック図である。

### 【図6】

本実施例の第1および第2のクロック選択回路ならびに最終段クロック選択回

路内の各スイッチを制御するスイッチ制御回路とスイッチの1つを表わしたブロック図である。

【図7】

本実施例の多相クロック生成回路の各スイッチを制御することで出力されるクロック信号の波形を示した波形図である。

【図8】

本発明の第1の変形例における多相クロック生成回路の概要を表わしたブロック図である。

【図9】

第1の変形例における初段分周回路とこの次の段に配置された第1の分周回路 の部分を具体的に表わしたブロック図である。

【図10】

本発明の第2の変形例における多相クロック生成回路の概要を表わしたブロック図である。

【図11】

第2の変形例で第1のクロック選択回路と第2の分周回路とその出力側を選択 する第2のクロック選択回路の部分を具体的に表わしたブロック図である。

【図12】

PLL回路を使用した従来の多相クロック生成回路の概要を表わしたブロック 図である。

【図13】

図12に示した回路を改良した従来の多相クロック生成回路の概要を表わした ブロック図である。

【図14】

図13に示した多相クロック分周回路として従来提案された第1の例を示したブロック図である。

【図15】


図14に示した回路を改良した従来の多相クロック生成回路の概要を表わした ブロック図である。

# 【図16】


図15に示した回路を用いて複数の多相クロックを生成するようにした多相クロック生成回路の概要を表わしたブロック図である。

### 【符号の説明】


- 201、401、501 多相クロック生成回路
- 202 クロック発生回路
- 204 最終段クロック選択回路
- 211 第1の分周回路
- 212 第1のクロック選択回路
- 213、213A 第2の分周回路
- 214 第2のクロック選択回路
- 215 第3の分周回路
- 221 第1相の基準クロック信号
- 222 第2相の基準クロック信号
- 223 第3相の基準クロック信号
- 224 第4相の基準クロック信号
- 225 第5相の基準クロック信号
- 226 第6相の基準クロック信号
- 227 第7相の基準クロック信号
- 228 第8相の基準クロック信号
- 300 スイッチ制御回路
- 402 初段分周回路









[図3]





【図4】




【図5】









【図9】







【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



【書類名】 要約書

【要約】

【課題】 比較的簡単な回路構成で多相クロックの分周比や位相を選択できる多相クロック生成回路を得ること。

【解決手段】 クロック発生回路202から出力される第1~第8相の基準クロック信号221~228のうちの1つは第1の分周回路211で2分周され、その出力と基準クロック信号221~228が第1のクロック選択回路212で選択される。以下同様にして第2の分周回路213、第2のクロック選択回路214、第3の分周回路215および最終段クロック選択回路204で信号処理が行われる。図示しないスイッチ制御回路が各クロック選択回路212、214、204を制御することで所望の分周比のクロック信号で位相の所望のものを得ることができる。

【選択図】 図1

## 認定・付加情報

特許出願の番号

特願2002-211637

受付番号

50201066780

書類名

特許願

担当官

第七担当上席

0096

作成日

平成14年 7月22日

<認定情報・付加情報>

【提出日】

平成14年 7月19日

## 出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社